TSMC, 2nm 공정 기술에 대한 기록적 수요 예상 - 3nm보다 저렴하고 전망 좋아

TSMC는 수요 급증을 예측합니다. 2nm 공정 기술(N2) — 이에 대한 관심은 이미 3nm 공정을 넘어섰습니다. 업계 소식통에 따르면, 2nm 공정 기술을 사용하여 칩을 생산하는 비용이 더 수익성이 높은 것으로 나타났습니다., 그리고 기술적 장점으로 인해 특히 대규모 고객에게 매력적입니다.

TSMC가 이 시장에 진출할 계획이라는 보도가 이미 나오고 있다. 100년까지 000nm 공정 기술로 2만장 웨이퍼 생산양산은 2026년 하반기로 예정되어 있으며, 이 칩을 탑재한 최초의 소비자 기기는 2027년에 출시될 수 있습니다. 첫 번째 부문은 모바일 전자기기가 될 것입니다. 애플, 2nm 기반 SoC 최대 XNUMX개 준비 중미디어텍은 이미 자사의 주력 칩의 테이프아웃 단계를 완료했으며, 퀄컴도 이 노드로의 이동을 계획하고 있습니다.

세그먼트에서의 활발한 구현은 나중에 예상됩니다. 고성능 컴퓨팅(HPC) - 여기에는 다음과 같은 회사가 포함됩니다. 엔비디아와 AMD. 성공의 주요 요인은 나노시트 트랜지스터 아키텍처이 공정 기술에서는 처음으로 사용되는 기술입니다. 3nm 공정처럼 EUV 층 수를 늘리지 않고도 비용을 크게 절감할 수 있습니다. 낮은 구현 비용 и 최적화된 비용 구조 2nm는 기술적 혁신일 뿐만 아니라 경제적 혁신이기도 합니다.